Latch es un circuito digital que convierte instantáneamente su salida según sus entradas. Para implementar pestillos, utilizamos diferentes puertas lógicas. En este artículo, veremos la definición de pestillos, tipos de pestillos como SR, SR cerrado, D, D cerrado, JK y T con su tabla de verdad y diagramas, y las ventajas y desventajas del pestillo.
Tabla de contenidos
- ¿Qué son los pestillos?
- Tipos de pestillos
- Pestillo SR
- Pestillo SR cerrado
- D Pestillo
- Pestillo D cerrado
- Pestillo JK
- Pestillo en T
- Ventajas de los pestillos
- Desventajas de los pestillos
¿Qué son los pestillos?
Los pestillos son circuitos digitales que almacenan un solo bit de información y mantienen su valor hasta que se actualiza con nuevas señales de entrada. Se utilizan en sistemas digitales como elementos de almacenamiento temporal para almacenar información binaria. Los pestillos se pueden implementar utilizando varias puertas lógicas digitales, como Y , O Puertas , NOT, NAND y NOR.
Los pestillos se utilizan ampliamente en sistemas digitales para diversas aplicaciones, incluido el almacenamiento de datos, circuitos de control y circuitos flip-flop. A menudo se utilizan en combinación con otros circuitos digitales para implementar circuitos secuenciales , como máquinas de estados y elementos de memoria.
Definición de pestillos
Los pestillos son elementos de almacenamiento básicos que funcionan con niveles de señal (en lugar de transiciones de señal). Los pestillos controlados por una transición de reloj son chancletas . Los pestillos son dispositivos sensibles al nivel. Los pestillos son útiles para el diseño del circuito secuencial asíncrono . Los pestillos son un circuito secuencial con dos estados estables. Estos son sensibles a la entrada. Voltaje se aplica y no depende del pulso del reloj. Las chanclas que no utilizan pulsos de reloj se denominan pestillos.
Tipos de pestillos en electrónica digital
En electrónica digital diferentes tipos de pestillos son:
- Pestillos SR
- Pestillos SR cerrados
- D Pestillos
- Pestillos en D cerrados
- Pestillos JK
- T Laches
Pestillo SR
Los pestillos S-R, es decir, los pestillos Set-Reset, son la forma más simple de pestillos y se implementan mediante dos entradas: S (Set) y R (Reset). La entrada S establece la salida en 1, mientras que la entrada R restablece la salida a 0. Cuando las entradas S y R están en 1, se dice que el pestillo está en un estado indefinido. También se les conoce como estados preestablecidos y claros. El pestillo SR constituye los componentes básicos de todos los demás tipos de flip-flops.
Tabla de verdad de SR Latch
La siguiente tabla representa la mesa de la verdad del pestillo SR.
| S | R | q | Q' |
|---|---|---|---|
| 0 | 0 | Pestillo | Pestillo |
| 0 | 1 | 0 | 1 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 0 |
Diagrama lógico del pestillo SR
SR Latch es un circuito lógico con:
- 2 puertas NOR de acoplamiento cruzado o 2 puertas NAND de acoplamiento cruzado.
- 2 entradas S para SET y R para RESET
- 2 salida Q, Q’.
El siguiente diagrama lógico representa el pestillo SR usando puerta NAND .
El siguiente diagrama lógico representa el pestillo SR usando Puerta NOR .
Diferentes casos de SR Latch
Los diferentes casos de SR pestillo se analizan a continuación.
Caso 1: S’ = R’ = 1 (S = R = 0)
Si Q = 1, las entradas Q y R’ para la segunda puerta NAND son ambas 1.
Si Q = 0, las entradas Q y R' para la segunda puerta NAND son 0 y 1 respectivamente.
Caso 2: S’ = 0, R’ = 1 (S = 1, R = 0)
- Como S' = 0, la salida de la primera puerta NAND, Q = 1 ( estado ESTABLECIDO ).
- En la segunda puerta NAND, como las entradas Q y R' son 1, Q'=0.
Caso 3: S’ = 1, R’ = 0 (S = 0, R = 1)
- Como R'=0, la salida de la segunda puerta NAND, Q' = 1.
- En la primera puerta NAND, como las entradas Q y S son 1, Q = 0 ( Estado de reinicio ).
Caso 4: S’ = R’ = 0 (S = R = 1)
Cuando S = R = 1, tanto Q como Q’ se convierten en 1, lo cual no está permitido. Por tanto, la condición de entrada está prohibida.
Pestillo SR cerrado
Un pestillo SR cerrado es un pestillo SR con entrada de habilitación que funciona cuando la habilitación es 1 y conserva el estado anterior cuando la habilitación es 0.
Tabla de verdad del pestillo SR cerrado
La siguiente tabla representa la tabla de verdad del pestillo Gated SR.
| Permitir | S | R actor carnero | qn+1 |
|---|---|---|---|
| 0 | X | X | qnorte |
| 1 | 0 | 0 | qnorte |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | X |
Diagrama lógico del pestillo SR cerrado
El siguiente diagrama lógico representa el pestillo SR cerrado.
Diagrama lógico del pestillo SR cerrado
D Pestillo
Los pestillos D también se conocen como pestillos transparentes y se implementan mediante dos entradas: D (Datos) y una señal de reloj. La salida del pestillo sigue a la entrada en el terminal D siempre que la señal del reloj sea alta. Cuando la señal del reloj baja, la salida del pestillo se almacena y se mantiene hasta el siguiente flanco ascendente del reloj.
Tabla de verdad de D Latch
La siguiente tabla representa la tabla de verdad de D pestillo.
| Y | D | q | Q' |
|---|---|---|---|
| 0 | 0 | Pestillo | Pestillo |
| 0 | 1 | Pestillo | Pestillo |
| 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 0 |
Diagrama lógico del pestillo D
El siguiente diagrama lógico representa el pestillo D.
Diagrama lógico del pestillo D
Pestillo D cerrado
El pestillo D es similar al pestillo SR con algunas modificaciones realizadas. Aquí las entradas son complementarias entre sí. El pestillo D significa bloqueo de datos, ya que este pestillo almacena un solo bit temporalmente.
Tabla de verdad del pestillo D cerrado
La siguiente tabla representa la tabla de verdad del pestillo Gated D.
| Permitir | D | qnorte | qn+1 | ESTADO |
|---|---|---|---|---|
| 1 | 0 | X | 0 | REINICIAR |
| 1 | 1 | X | 1 | COLOCAR |
| 0 | X | X | Q(n) | No Change |
| Ecuación de características: q n+1 = EN.D + EN’.Q norte |
Diagrama lógico del pestillo D cerrado
El siguiente diagrama lógico representa el pestillo D cerrado.
Pestillo JK
El pestillo JK tiene dos entradas J y K. La salida se alterna cuando las entradas J y K están altas. JK El pestillo es similar al pestillo SR, pero elimina el estado indefinido del pestillo SR.
Tabla de verdad de JK Latch
La siguiente tabla representa la tabla de verdad del pestillo JK.
| j | k | Qn+1 | Comentario |
|---|---|---|---|
| 0 | 0 | q | No change |
| 0 | 1 | 0 | Reiniciar |
| 1 | 0 | 1 | Colocar |
| 1 | 1 | Q' | Palanca |
Diagrama lógico de JK Latch
El siguiente diagrama lógico representa el pestillo JK.
Diagrama lógico de JK Latch
Pestillo en T
Cuando las entradas JK del pestillo JK están en cortocircuito, obtenemos el t pestillo. En T latch las salidas se conmutan cuando las entradas son altas.
Diagrama lógico del pestillo en T
El siguiente diagrama lógico representa el pestillo en T.
Diagrama lógico del pestillo en T
Ventajas de los pestillos
Algunas de las ventajas de los pestillos se enumeran a continuación.
- Fácil de implementar: Los pestillos son circuitos digitales simples que se pueden implementar fácilmente usando lógica digital puertas.
- Bajo consumo de energía: Los pestillos consumen menos energía en comparación con otros secuenciales. circuitos como por ejemplo chanclas.
- Alta velocidad: Los pestillos pueden funcionar a altas velocidades, lo que los hace adecuados para su uso en sistemas digitales de alta velocidad.
- Bajo costo: Los pestillos son económicos de fabricar y pueden usarse en sistemas digitales de bajo costo.
- Versatilidad: Los pestillos se pueden utilizar para diversas aplicaciones, como almacenamiento de datos, circuitos de control y circuitos flip-flop.
Desventajas de los pestillos
Algunas de las desventajas de los pestillos se enumeran a continuación.
- Sin reloj: Los pestillos no tienen señal de reloj para sincronizar sus operaciones, lo que hace que su comportamiento sea impredecible.
- Estado inestable: En ocasiones, los pestillos pueden entrar en un estado inestable cuando ambas entradas están en 1. Esto puede provocar un comportamiento inesperado en el sistema digital.
- Momento complejo: La sincronización de los pestillos puede ser compleja y difícil de especificar, lo que los hace menos adecuados para aplicaciones de control en tiempo real.
Conclusión
Podemos concluir que los pestillos son los más utilizados en circuitos digitales para diversos fines. Latches cambia su salida rápidamente con respecto a la nueva entrada. Los diferentes tipos de pestillos incluyen pestillo SR, pestillo con compuerta, pestillo D, pestillo D con compuerta, pestillo JK y pestillo T.
Referencia
Aquí hay algunos libros que puede consultar para obtener más información sobre pestillos:
- Diseño digital: principios y prácticas por John F. Wakerly
- Diseño de sistemas digitales utilizando VHDL por Charles H. Roth y Lizy Kurian John
- Análisis y diseño de circuitos digitales por Victor P. Nelson y H. Troy Nagle
- Diseño digital y arquitectura informática por David Harris y Sarah Harris
- Fundamentos de lógica digital con diseño Verilog de Stephen Brown y Zvonko Vranesic
Estos libros brindan una descripción general completa de la lógica digital, incluidos los pestillos, y cubren diversos temas, como el diseño e implementación, simulación y verificación de circuitos digitales.
ELECTRÓNICA DIGITAL - Atul P. Godse, Sra. Deepali A. Godse
Pestillos – Preguntas frecuentes
¿Cuáles son los tipos de pestillos?
Los tipos de pestillos incluyen SR, SR cerrado, D, D cerrado, JK y T.
¿Dónde se utilizan los pestillos?
Los pestillos se utilizan en los relojes como unidades de almacenamiento.
cadena inversa en java
¿Cuántos bits puede almacenar un Latch?
Un pestillo puede almacenar datos de un bit.
¿Latch tiene memoria?
Sí, el pestillo es un elemento de memoria con almacenamiento de 1 bit.