Las chanclas SR Flip Flop o Set-Reset tienen muchas ventajas. Pero tiene los siguientes problemas de conmutación:
- Cuando las entradas Establecer 'S' y Restablecer 'R' se establecen en 0, esta condición siempre se evita.
- Cuando la entrada Set o Reset cambia su estado mientras la entrada enable es 1, se produce una acción de enganche incorrecta.
El JK Flip Flop elimina estos dos inconvenientes de Chanclas SR .
El chanclas JK Es uno de los flip flops más utilizados en circuitos digitales. El flip flop JK es un flip flop universal que tiene dos entradas 'J' y 'K'. En el flip flop SR, la 'S' y la 'R' son las letras abreviadas de Set y Reset, pero J y K no lo son. La J y la K son letras autónomas que se eligen para distinguir el diseño de chanclas de otros tipos.
Las chanclas JK funcionan de la misma manera que las chanclas SR. Las chanclas JK tienen chanclas 'J' y 'K' en lugar de 'S' y 'R'. La única diferencia entre el flip flop JK y el flip flop SR es que cuando ambas entradas del flip flop SR se establecen en 1, el circuito produce estados no válidos como salidas, pero en el caso del flip flop JK, no hay estados no válidos incluso si ambos Las chanclas 'J' y 'K' están configuradas en 1.
El JK Flip Flop es un flip-flop SR cerrado que tiene además un circuito de entrada de reloj. La condición de salida no válida o ilegal ocurre cuando ambas entradas están configuradas en 1 y se evitan mediante la adición de un circuito de entrada de reloj. Entonces, el flip-flop JK tiene cuatro combinaciones de entrada posibles, es decir, 1, 0, 'sin cambios' y 'alternar'. El símbolo de las chanclas JK es el mismo que Pestillo biestable SR excepto por la adición de una entrada de reloj.
Diagrama de bloques:
Diagrama de circuito:
En el flip flop SR, ambas entradas 'S' y 'R' se reemplazan por dos entradas J y K. Esto significa que las entradas J y K equivalen a S y R, respectivamente.
Las dos puertas AND de 2 entradas se reemplazan por dos puertas NAND de 3 entradas. La tercera entrada de cada puerta está conectada a las salidas en Q y Q'. El acoplamiento cruzado del flip-flop SR permite utilizar la condición no válida anterior de (S = '1', R = '1') para producir la 'acción de conmutación' ya que las dos entradas ahora están entrelazadas.
Si el circuito está 'configurado', la entrada J se interrumpe desde la posición '0' de Q' a través de la puerta NAND inferior. Si el circuito es 'RESET', la entrada K se interrumpe desde las posiciones 0 de Q a través de la puerta NAND superior. Como Q y Q' son siempre diferentes, podemos usarlos para controlar la entrada. Cuando ambas entradas 'J' y 'K' se establecen en 1, el JK alterna el flip-flop según la tabla de verdad dada.
Mesa de la verdad:
Cuando ambas entradas del flip flop JK están configuradas en 1 y la entrada del reloj también tiene un pulso 'Alto', del estado SET al estado RESET, el circuito se alternará. El flip flop JK funciona como un flip flop de palanca tipo T cuando ambas entradas están configuradas en 1.
Las chanclas JK son unas chanclas SR con sincronización mejorada. Pero todavía sufre la 'carrera' problema. Este problema ocurre cuando el estado de la salida Q cambia antes de que el pulso de sincronización de la entrada del reloj tenga tiempo de pasar. 'Apagado' . Tenemos que mantener un tiempo corto más un período (T) para evitar este período.