Un multiplexor es un circuito combinacional que tiene 2nortelíneas de entrada y una sola línea de salida. Simplemente, el multiplexor es un circuito combinacional de múltiples entradas y una sola salida. La información binaria se recibe de las líneas de entrada y se dirige a la línea de salida. En base a los valores de las líneas de selección, una de estas entradas de datos se conectará a la salida.
A diferencia del codificador y decodificador, hay n líneas de selección y 2nortelíneas de entrada. Entonces hay un total de 2norteposibles combinaciones de entradas. Un multiplexor también se considera mux .
Existen varios tipos de multiplexor que son los siguientes:
Multiplexor 2×1:
En el multiplexor 2×1, sólo hay dos entradas, es decir, A0y un1, 1 línea de selección, es decir, S0y salidas individuales, es decir, Y. En base a la combinación de entradas que están presentes en la línea de selección S0, una de estas 2 entradas se conectará a la salida. El diagrama de bloques y la tabla de verdad de los 2. × A continuación se muestran 1 multiplexor.
quien creó la escuela
Diagrama de bloques:
Mesa de la verdad:
La expresión lógica del término Y es la siguiente:
Y=S0'.A0+S0.A1
mecanografiado para cada
El circuito lógico de la expresión anterior se proporciona a continuación:
Multiplexor 4×1:
En el multiplexor 4×1, hay un total de cuatro entradas, es decir, A0, A1, A2y un3, 2 líneas de selección, es decir, S0y S1y salida única, es decir, Y. Sobre la base de la combinación de entradas que están presentes en las líneas de selección S0y S1, una de estas 4 entradas está conectada a la salida. El diagrama de bloques y la tabla de verdad de los 4. × A continuación se muestran 1 multiplexor.
Diagrama de bloques:
Mesa de la verdad:
La expresión lógica del término Y es la siguiente:
Y=S1' S0' A0+S1' S0A1+S1S0' A2+S1S0A3
El circuito lógico de la expresión anterior se proporciona a continuación:
doble a cadena java
Multiplexor 8 a 1
En el multiplexor 8 a 1, hay un total de ocho entradas, es decir, A0, A1, A2, A3, A4, A5, A6y un7, 3 líneas de selección, es decir, S0, S1y S2y salida única, es decir, Y. Sobre la base de la combinación de entradas que están presentes en las líneas de selección S0, S1,y S2, una de estas 8 entradas está conectada a la salida. El diagrama de bloques y la tabla de verdad del 8. × A continuación se muestran 1 multiplexor.
Diagrama de bloques:
Mesa de la verdad:
La expresión lógica del término Y es la siguiente:
Y=S0'.S1'.S2'.A0+S0.S1'.S2'.A1+S0'.S1.S2'.A2+S0.S1.S2'.A3+S0'.S1'.S2A4+S0.S1'.S2A5+S0'.S1.S2.A6+S0.S1.S3.A7
El circuito lógico de la expresión anterior se proporciona a continuación:
Multiplexor 8×1 usando multiplexor 4×1 y 2×1
Podemos implementar el 8 × 1 multiplexor utilizando un multiplexor de orden inferior. Para implementar el 8 × 1 multiplexor, necesitamos dos 4 × 1 multiplexores y uno 2 × 1 multiplexor. los 4 × 1 multiplexor tiene 2 líneas de selección, 4 entradas y 1 salida. El 2 × 1 multiplexor tiene solo 1 línea de selección.
Para obtener 8 entradas de datos, necesitamos dos 4 × 1 multiplexores. los 4 × 1 multiplexor produce una salida. Entonces, para obtener el resultado final, necesitamos un 2 × 1 multiplexor. El diagrama de bloques de 8. × 1 multiplexor usando 4 × 1 y 2 × A continuación se proporciona 1 multiplexor.
Multiplexor 16 a 1
En el multiplexor 16 a 1, hay un total de 16 entradas, es decir, A0, A1, …, A16, 4 líneas de selección, es decir, S0, S1, S2y S3y salida única, es decir, Y. Sobre la base de la combinación de entradas que están presentes en las líneas de selección S0, S1y S2, una de estas 16 entradas se conectará a la salida. El diagrama de bloques y la tabla de verdad del 16. × 1
Diagrama de bloques:
Mesa de la verdad:
La expresión lógica del término Y es la siguiente:
Y=A0.S0'.S1'.S2'.S3'+A1.S0'.S1'.S2'.S3+A2.S0'.S1'.S2.S3'+A3.S0'.S1'.S2.S3+A4.S0'.S1.S2'.S3'+A5.S0'.S1.S2'.S3+A6.S1.S2.S3'+A7.S0'.S1.S2.S3+A8.S0.S1'.S2'.S3'+A9.S0.S1'.S2'.S3+Y10.S0.S1'.S2.S3'+A11.S0.S1'.S2.S3+A12S0.S1.S2'.S3'+A13.S0.S1.S2'.S3+A14.S0.S1.S2.S3'+A15.S0.S1.S2'.S3El circuito lógico de la expresión anterior se proporciona a continuación:
string.compareto c#
Multiplexor 16×1 usando multiplexor 8×1 y 2×1
Podemos implementar los 16 × 1 multiplexor utilizando un multiplexor de orden inferior. Para implementar el 8 × 1 multiplexor, necesitamos dos 8 × 1 multiplexores y uno 2 × 1 multiplexor. el 8 × 1 multiplexor tiene 3 líneas de selección, 4 entradas y 1 salida. El 2 × 1 multiplexor tiene solo 1 línea de selección.
Para obtener 16 entradas de datos, necesitamos dos multiplexores de 8 × 1. el 8 × 1 multiplexor produce una salida. Entonces, para obtener el resultado final, necesitamos un 2 × 1 multiplexor. El diagrama de bloques de 16. × 1 multiplexor usando 8 × 1 y 2 × A continuación se proporciona 1 multiplexor.
