El circuito combinacional que cambia la información binaria a 2.nortelíneas de salida se conoce como Decodificadores. La información binaria se pasa en forma de N líneas de entrada. Las líneas de salida definen los 2norteCódigo de bits para la información binaria. En palabras simples, el Descifrador realiza la operación inversa del Codificador . Para simplificar, sólo se activa una línea de entrada a la vez. El producido 2norteEl código de salida de bits es equivalente a la información binaria.
Existen varios tipos de decodificadores que son los siguientes:
Decodificador de 2 a 4 líneas:
En el decodificador de 2 a 4 líneas, hay un total de tres entradas, es decir, A0y un1y E y cuatro salidas, es decir, Y0, Y1, Y2, y Y3. Para cada combinación de entradas, cuando la habilitación 'E' se establece en 1, una de estas cuatro salidas será 1. A continuación se muestran el diagrama de bloques y la tabla de verdad del decodificador de 2 a 4 líneas.
Diagrama de bloques:
Mesa de la verdad:
La expresión lógica del término Y0, Y0, Y2 e Y3 es la siguiente:
Y3=E.A.1.A0
Y2=E.A.1.A0'
Y1=E.A.1'.A0
Y0=EA1'.A0'
El circuito lógico de las expresiones anteriores se proporciona a continuación:
sesgo y varianza
Decodificador de 3 a 8 líneas:
El decodificador de 3 a 8 líneas también se conoce como Decodificador binario a octal . En un decodificador de 3 a 8 líneas, hay un total de ocho salidas, es decir, Y0, Y1, Y2, Y3, Y4, Y5, Y6, y Y7y tres salidas, es decir, A0, A1 y A2. Este circuito tiene una entrada de habilitación 'E'. Al igual que el decodificador de 2 a 4 líneas, cuando habilitar 'E' se establece en 1, una de estas cuatro salidas será 1. El diagrama de bloques y la tabla de verdad del codificador de 3 a 8 líneas se muestran a continuación.
Diagrama de bloques:
Mesa de la verdad:
La expresión lógica del término Y.0, Y1, Y2, Y3, Y4, Y5, Y6, y Y7es como sigue:
Y0=Un0'.A1'.A2'
Y1=Un0.A1'.A2'
Y2=Un0'.A1.A2'
Y3=Un0.A1.A2'
Y4=Un0'.A1'.A2
Y5=Un0.A1'.A2
Y6=Un0'.A1.A2
Y7=Un0.A1.A2
El circuito lógico de las expresiones anteriores se proporciona a continuación:
Decodificador de 4 a 16 líneas
En el decodificador de 4 a 16 líneas, hay un total de 16 salidas, es decir, Y0, Y1, Y2,……, Y16y cuatro entradas, es decir, A0, A1, A2y un3. El decodificador de 3 a 16 líneas se puede construir utilizando decodificadores de 2 a 4 o de 3 a 8. Se utiliza la siguiente fórmula para encontrar el número requerido de decodificadores de orden inferior.
Número requerido de decodificadores de orden inferior = m2/metro1
metro1= 8
metro2= 16
Número requerido de 3 a 8 decodificadores = 
=2
Diagrama de bloques:
Mesa de la verdad:
La expresión lógica del término A0, A1, A2,…, A15 es la siguiente:
Y0=Un0'.A1'.A2'.A3'
Y1=Un0'.A1'.A2'.A3
Y2=Un0'.A1'.A2.A3'
Y3=Un0'.A1'.A2.A3
Y4=Un0'.A1.A2'.A3'
Y5=Un0'.A1.A2'.A3
Y6=Un0'.A1.A2.A3'
Y7=Un0'.A1.A2.A3
Y8=Un0.A1'.A2'.A3'
Y9=Un0.A1'.A2'.A3
Y10=Un0.A1'.A2.A3'
Y11=Un0.A1'.A2.A3
Y12=Un0.A1.A2'.A3'
Y13=Un0.A1.A2'.A3
Y14=Un0.A1.A2.A3'
Y15=Un0.A1.A2'.A3
El circuito lógico de las expresiones anteriores se muestra a continuación:
