Un demultiplexor es un circuito combinacional que tiene solo 1 línea de entrada y 2nortelíneas de salida. Simplemente, el multiplexor es un circuito combinacional de una sola entrada y múltiples salidas. La información se recibe desde las líneas de entrada individuales y se dirige a la línea de salida. En base a los valores de las líneas de selección, la entrada se conectará a una de estas salidas. El demultiplexor es lo opuesto al multiplexor.
A diferencia del codificador y decodificador, hay n líneas de selección y 2nortesalidas. Entonces hay un total de 2norteposibles combinaciones de entradas. El demultiplexor también se trata como De-mux .
Existen varios tipos de Demultiplexor que son los siguientes:
1×2 De-multiplexer:
En el Demultiplexor 1 a 2, sólo hay dos salidas, es decir, Y0, y Y1, 1 líneas de selección, es decir, S0y entrada única, es decir, A. Según el valor seleccionado, la entrada se conectará a una de las salidas. El diagrama de bloques y la tabla de verdad del 1 × A continuación se muestran 2 multiplexores.
Diagrama de bloques:
Mesa de la verdad:
La expresión lógica del término Y es la siguiente:
Y0=S0'.A
Y1=S0.A
El circuito lógico de las expresiones anteriores se proporciona a continuación:
administrador de tareas para linux
1×4 De-multiplexer:
En los demultiplexores 1 a 4, hay un total de cuatro salidas, es decir, Y0, Y1, Y2, y Y3, 2 líneas de selección, es decir, S0y S1y entrada única, es decir, A. Sobre la base de la combinación de entradas que están presentes en las líneas de selección S0y S1, la entrada se conectará a una de las salidas. El diagrama de bloques y la tabla de verdad del 1 × A continuación se detallan 4 multiplexores.
Diagrama de bloques:
Mesa de la verdad:
La expresión lógica del término Y es la siguiente:
Y0=S1' S0' A
y1=S1' S0A
y2=S1S0' A
y3=S1S0A
El circuito lógico de las expresiones anteriores se proporciona a continuación:
1×8 De-multiplexer
En los demultiplexores 1 a 8, hay un total de ocho salidas, es decir, Y0, Y1, Y2, Y3, Y4, Y5, Y6, y Y7, 3 líneas de selección, es decir, S0, S1y S2y entrada única, es decir, A. Sobre la base de la combinación de entradas que están presentes en las líneas de selección S0, S1y S2, la entrada se conectará a una de estas salidas. El diagrama de bloques y la tabla de verdad del 1 × A continuación se detallan 8 demultiplexores.
Diagrama de bloques:
Mesa de la verdad:
La expresión lógica del término Y es la siguiente:
Y0=S0'.S1'.S2'.A
Y1=S0.S1'.S2'.A
Y2=S0'.S1.S2'.A
Y3=S0.S1.S2'.A
Y4=S0'.S1'.S2A
Y5=S0.S1'.S2A
Y6=S0'.S1.S2A
Y7=S0.S1.S3.A
El circuito lógico de las expresiones anteriores se proporciona a continuación:
Demultiplexor 1×8 usando demultiplexor 1×4 y 1×2
Podemos implementar el 1 × 8 demultiplexor utilizando un demultiplexor de orden inferior. Para implementar el 1 × 8 demultiplexor, necesitamos dos 1 × 4 demultiplexores y uno 1 × 2 demultiplexores. el 1 × 4 multiplexores tienen 2 líneas de selección, 4 salidas y 1 entrada. el 1 × 2 demultiplexores tienen solo 1 línea de selección.
Para obtener 8 salidas de datos, necesitamos dos 1 × 4 demultiplexores. El demultiplexor 1×2 produce dos salidas. Entonces, para obtener la salida final, tenemos que pasar las salidas del demultiplexor 1×2 como entrada tanto del 1 × 4 demultiplexores. El diagrama de bloques de 1 × 8 demultiplexores usando 1 × 4 y 1 × A continuación se detallan 2 demultiplexores.
1 x 16 De-multiplexer
En un demultiplexor 1×16, hay un total de 16 salidas, es decir, Y0, Y1, …, Y16, 4 líneas de selección, es decir, S0, S1, S2y S3y entrada única, es decir, A. Sobre la base de la combinación de entradas que están presentes en las líneas de selección S0, S1y S2, la entrada se conectará a una de estas salidas. El diagrama de bloques y la tabla de verdad del 1 × A continuación se muestran 16 demultiplexores.
Diagrama de bloques:
Mesa de la verdad:
La expresión lógica del término Y es la siguiente:
Y0=A.S0'.S1'.S2'.S3'
Y1=A.S0'.S1'.S2'.S3
Y2=A.S0'.S1'.S2.S3'
Y3=A.S0'.S1'.S2.S3
Y4=A.S0'.S1.S2'.S3'
Y5=A.S0'.S1.S2'.S3
Y6=A.S0'.S1.S2.S3'
Y7=A.S0'.S1.S2.S3
Y8=A.S0.S1'.S2'.S3'
Y9=A.S0.S1'.S2'.S3
Y10=A.S0.S1'.S2.S3'
Y11=A.S0.S1'.S2.S3
Y12=A.S0.S1.S2'.S3'
Y13=A.S0.S1.S2'.S3
Y14=A.S0.S1.S2.S3'
Y15=A.S0.S1.S2'.S3
El circuito lógico de las expresiones anteriores se proporciona a continuación:
'número de Euler en java'
Demultiplexor 1×16 usando demultiplexor 1×8 y 1×2
Podemos implementar el 1 × 16 demultiplexor usando un demultiplexor de orden inferior. Para implementar el 1 × 16 demultiplexor, necesitamos dos 1 × 8 demultiplexores y un 1 × 2 demultiplexores. el 1 × 8 multiplexor tiene 3 líneas de selección, 1 entrada y 8 salidas. el 1 × 2 demultiplexores tienen solo 1 línea de selección.
Para obtener 16 salidas de datos, necesitamos dos demultiplexores de 1×8. el 1 × 8 demultiplexor produce ocho salidas. Entonces, para obtener el resultado final, necesitamos un 1 × 2 demultiplexores para producir dos salidas desde una sola entrada. Luego pasamos estas salidas tanto al demultiplexor como a la entrada. El diagrama de bloques de 1 × 16 demultiplexor usando 1 × 8 y 1 × A continuación se detallan 2 demultiplexores.
